川大《数字电子技术2390》23春在线作业1【标准答案】
《数字电子技术2390》22秋在线作业1-00001试卷总分:100 得分:98
一、单选题 (共 20 道试题,共 40 分)
1.
A.
B.
C.
D.
2.用两个半加器和一个或门构成一全加器，其正确的设计的表达式为（）。
A.
B.
C.
D.
3.{图}
A.D触发器
B.SR触发器
C.JK触发器
D.T触发器
4.题面如下：
{图}
A.A
B.B
C.C
D.D
5.下列四个数中,与十进制数(163)D不持平的是( )
A.(203)O
B.(10100011)B
C.(000101100011)8421BCD
D.(A3)H
6.触发器的状况变换图如下，则它是：（ ）
{图}
A.D触发器
B.SR触发器
C.JK触发器
D.T触发器
7.题面如下：
{图}
A.a
B.b
C.c
D.d
8.半加器逻辑符号如图所示,当A=1,B=1时,C和S别离为( )。
{图}
A.C=1 S=0
B.C=0 S=0
C.C=0 S=1
D.C=1 S=1
9.逻辑图和输入A，B的波形如下图所示，输出F为“1”的时间，应是()。
{图}{图}
A.t2 和t3
B.t1 和t2
C.t3 和t2
D.t1 、t2 、t3
10.在同步计数器中，各触发器状况改动时间（ ）
A.一样
B.不一样
C.与触发器有关
D.与电平一样
11.
A.
B.
C.
D.
12.逻辑电路如图所示，当A=0，B=0时，{图}脉冲来到后{图}触发器()。
{图}
A.坚持原状况
B.具有计数功用
C.置“0”
D.置“1”
13.逻辑电路如图所示，当A=0，B=1时，{图}脉冲来到后{图}触发器（ ）。
{图}
A.置“1”
B.置“0”
C.具有计数（翻转）功用
D.坚持原状况
14.题面如下：
{图}
A.a
B.b
C.c
D.d
15.RAM芯片有11个地址输入端,8个数据输出端,该芯片的容量是( )。
A.211×8
B.28×11
C.88K
D.880
16.RAM芯片有11个地址输入端，8个数据输出端，该芯片的容量是（ ）。
A.211×8
B.28×11
C.88K
D.880
17.三变量函数{图}的最小项表明式中不含下列哪项( )。
A.m2
B.m5
C.m3
D.m7
18.函数{图}化简后的成果是 （ ）。
A.{图}
B.{图}
C.{图}
D.{图}
19.OC门在运用时有必要在（ ）之直接一个电阻。
A.输出与电源
B.输出与地
C.输出与输入
D.输入与地
20.如图所示逻辑电路为（ ）。
{图}
A.异步二进制加法计数器
B.同步二进制加法计数器
C.同步二进制减法计数器
D.异步二进制减法计数器
二、判别题 (共 15 道试题,共 60 分)
21.时钟信号决议了触发器的翻转时间，操控输入信号决议了触发器翻转后的状况。对吗？
22.数字电路中的逻辑加和算术加都能够用加法器完成。对吗？
23.
24.D/A变换器的位数越多，变换精度越高。
25.TTL与非门选用复合管作输出级的负载电阻，可进步TTL与非门的带负载才能。
26.A/D变换器的分辩率越高,变换精度也越高。
27.
28.在VerilogHDL语言中,行动级描绘方法的要害词是initial或always,always是无限循环句子。
29.施密特触发器的特色是电路具有两个稳态且每个稳态需求相应的输入条件保持。对吗？
30.其时序逻辑电路存在有用循环时该电路能自发动。对吗？
31.若要构成七进制计数器,起码用3个触发器,而且有1个无效状况。
32.带使能端的译码器可作数据分配器运用。
33.两个二进制数相加，并加上来自高位的进位，称为全加，所用的电路为全加器。对吗？
34.施密特触发器输入触发信号有用后状况翻转，之后可吊销输入信号，触发器坚持新状况不变。对吗？
35.JK触发器只需J，K端一起为1，则必定导致状况翻转。
页:
[1]