|
|
西交《数字电子技术》在线作业-00002
试卷总分:100 得分:100
一、单选题 (共 30 道试题,共 60 分)
1.DAC单位量化电压的巨细等于Dn为（ ） 时，DAC输出的模仿电压值。
A.1
B.n
C.2n-1
D.2n
2.用三态门能够完成“总线”衔接，但其“使能”操控端应为（ ）。
A.固定接0
B.固定接1
C.一起使能
D.分时使能
3.把模仿量变换变成相应数字量的变换器材称为( )
A.ADC
B.DAC
C.D/A变换器
D.计数器
4.三态存放器的（ ）信号无效时，存放器输出为高阻状况。
A.异步清零
B.输入使
C.CP
D.输出使能
5.TTL与非门输出高电平的参数标准值是（ ）。
A.≥1.4V
B.≥2.4V
C.≥3.3V
D.=3.6V
6.数字电路中运用的是______。
A.二进制
B.八进制
C.十进制
D.十六进制
7.以下可编程逻辑器材中,集成密度最高的是( )
A.PAL
B.GAL
C.HDPLD
D.FPGA
8.欲把36kHz的脉冲信号变为1Hz的脉冲信号，若选用10进制集成计数器，则各级的分频系数为（ ）。
A.(3,6,10,10,10)
B.(4,9,10,10,10)
C.(3,12,10,10,10)
D.(6,3,10,10,10)
9.在（ ）端加可变电压，可使555多谐振动器输出调频波。
A.RD
B.OUT
C.C-U
D.GND
10.格雷码的长处是( )
A.代码短
B.两组相邻代码之间只要一位不一样
C.回忆便利
D.一起具有以上三者
11.译码器的使命是( )
A.将电路的某种状况变换成相应的代码
B.将某种代码变换为电路的某种输出状况
C.将十进制数转化为二进制数
D.将二进制数变换为十进制数
12.N变量的卡诺图中任一最小项应当有( )相邻块
A.2^N
B.N
C.N+1
D.N-1
13.数字系统中，常用（ ）电路，将输入脉冲信号变为等幅等宽的脉冲信号。
A.施密特触发器
B.单稳态触发器
C.多谐振动器
D.集成守时器
14.一个3输入表决电路，只要3个输入都为0，输出才为1，则该电路的逻辑关系是_______。
A.与
B.或
C.或非
D.与非
15.三态门的第三态是( )。
A.低电平
B.高电平
C.高阻
D.其他都不是
16.十进制数89对应的8421BCD码为（ ）。
A.00100100
B.00011000
C.10001001
D.00101000
17.某集成电路封装内集成有4个与非门，它们输出全为高电平常，测得5V电源端的电流为8mA,输出全为0时，测得5V电源端的电流为16 mA,该TTL与非门的功耗为______mW。
A.30
B.20
C.15
D.10
18.842BCD码0000表明的十进制数是（ ）。
A.131
B.103
C.87
D.13
19.如要将一个最大起伏为9.99V的模仿信号变换为数字信号,要求ADC的分辩率小于10mV,起码应选用( )位ADC
A.6
B.8
C.10
D.12
20.门级组合电路是指 的电路
A.由二、三极管开关构成
B.由各种门电路构成且无反应线
C.由组合器材构成
D.由各种数字集成电路构成
21.不归于CMOS逻辑电路长处的提法是（ ）。
A.输出凹凸电平抱负
B.电源适用规模宽
C.抗搅扰才能强
D.电流驱动才能强
22.{图}
A.变为0
B.坚持1不变
C.坚持0不变
D.无法断定
23.0-4线优先编码器答应一起输入（ ）路编码信号。
A.1
B.9
C.10
D.多
24.n位二进制的A/D变换器可分辩出满量程值（ ）的输入改变量。
A.1/(2n + 1)
B.1/2n
C.1/(2n – 1)
D.无法断定
25.74LS138有______个译码输入端。
A.1
B.3
C.8
D.无法断定
26.高密度可编程逻辑器材中具有硬件加密功用的器材是（ ）。
A.HDPLD和FPGA
B.GAL
C.HDPLD
D.FPGA
27.三态门的第三态是____。
A.低电平
B.高电平
C.高阻
D.恣意电平
28.门电路输入端对地所接电阻R≤ROFF时，适当于此端（ ）。
A.接逻辑“1”
B.接逻辑“0”
C.接2.4V电压
D.逻辑不定
29.要取得32K×8_RAM，需用用4K×4的RAM__________片。
A.8
B.16
C.32
D.64
30.555集成守时器构成的施密特触发器，当电源电压为5V时，其回差电压值为（ ）。
A.15V
B.10V
C.5V
D.2.5V
二、判别题 (共 20 道试题,共 40 分)
31.触发器中，存在接连空翻表象的有钟控的触发器。
32.函数F接连取00次对偶，F不变。
33.多谐振动器常作为脉冲信号源运用
34.已知逻辑AB=AC，则B=C。
35.两个二进制数相加，并加上来自高位的进位，称为全加，所用的电路为全加器。
36.八路数据分配器的地址输入（挑选操控）端有8个。
37.多谐振动器有两个稳态。
38.D/A的意义是模数变换。
39.主从JK触发器在CP=时间，存在一次性改变。
40.在同步时序电路的设计中，若最简状况表中的状况数为2N，而又是用N级触发器来完成其电路，则不需检查电路的自发动性。（ ）
41.二进制数00和二进制代码00都表明十进制数。
42.逻辑变量的取值，1比0大。
43.施密特触发器有两个稳态。
44.主从RS触发器在CP=时间，R、S之间不存在束缚。
45.单稳态触发器它有一个稳态和一个暂稳态。
46.时序电路不富含回忆功用的器材。
47.多个三态门的输出端相连于一总线上，运用时须只让一个三态门传送信号，其他门处于高阻状况。
48.一切的触发器都存在空翻表象。
49.三态门输出为高阻时,其输出线上电压为高电平
50.D/A变换器的位数越多，可以分辩的最小输出电压改变量就越小。 |
|
| Archiver|
熊猫题库
|网站地图
发表于 2023-1-10 15:34:20
