|
|
数字电路与数字逻辑19春在线作业1-0003
试卷总分:100 得分:100
一、单选题 (共 10 道试题,共 30 分)
1.下列不归于简略PLD的是（）
A.PLA
B.PAL
C.GAL
D.CPLD
2.不管是那一种ADC，都是要把()
A.离散的模仿量变换成接连的数字量
B.离散的模仿量变换成离散的数字量
C.接连的模仿量变换成离散的数字量
D.接连的模仿量变换成接连的数字量
3.ISP工程KIT是根据（）编程接口完成的
A.PC串行I/O
B.PC并行I/O
C.端标语
D.存储器地址
4.一个容量为1K*8的存储器有（）个存储单元
A.8
B.8K#8000
C.8192
5.在外加触发信号有用时，电路能够触发翻转，完成()。
A.置0
B.置1
C.置0或置1
6.剩余输入端能够悬空运用的门是（）。
A.与非门
B.TTL与非门
C.或非门
D.亦或门
7.存放器是用来暂存数据的()部件。
A.物理
B.物理和逻辑
C.逻辑
8.二进制数100111011变换为八进制数是：()
A.164
B.543
C.473
D.456
9.组合电路是由（）。
A.门电路构成
B.触发器构成
C.A和B
10.用二进制码表明指定离散电平的过程称为（）
A.采样
B.量化
C.坚持
D.编码
二、多选题 (共 10 道试题,共 30 分)
11.ROM的一般结构由哪几有些构成（）
A.地址译码器
B.指令译码器
C.存储矩阵
D.读出电路
12.PLD编程衔接点有哪几种方式()
A.固定衔接
B.不固定衔接
C.编程衔接
D.不衔接
13.根本RS触发器用两个输入端别离加有用信号（在这儿低电平有用）可使触发器直接（）。
A.置0
B.置1
C.置-1
14.依据输出信号的特色可将时序电路分为()
A.Mealy型
B.Moore型
C.同步时序逻辑电路
D.异步时序逻辑电路
15.输入级由构成。（）
A.多发射级三极管
B.电阻
C.二极管
D.电容
16.脉冲异步时序逻辑电路中的存储元件能够选用（ ）。
A.时钟操控RS触发器
B.D触发器
C.根本RS触发器
D.JK触发器
17.（）的权存在着2的幂次关系。
A.二进制
B.八进制
C.十六进制
D.十进制
18.具有通明特性的有()。
A.D触发器
B.D锁存器
C.钟控RS触发器
D.主从型RS触发器
19.下列哪些归于直接型ADC（）
A.逐次迫临型ADC
B.单积分型ADC
C.双积分型ADC
D.并联方法ADC
20.除根本触发器外，触发器在电路结构方式上可分为（）等不一样类型。
A.主从RS
B.JK触发器
C.保持堵塞D触发器
D.使用CMOS传输门的边缘触发器
三、判别题 (共 20 道试题,共 40 分)
21.施密特触发器可用于将三角波变换成正弦波。
22.在同步时序电路的设计中，若最简状况表中的状况数为2N，而又是用N级触发器来完成其电路，则不需检查电路的自发动性。
23.一切的半导体存储器在运转时都具有读和写的功用
24.量化是对展宽的采样值进行区分量化级，等级越多，与模仿量相对的数字信号的位数越多
25.矩形脉冲信号的参数有周期，占空比，脉宽。
26.编码器能将特定的输入信号变为二进制代码；而译码器能将二进制代码变为特定意义的输出信号，所以编码器与译码器运用是可逆的。
27.当传送十进制数5时，在8421奇校验码的校验位上值应为1。
28.VHDL常用句子分并行(Concurrent)句子和次序(Sequential)句子两种
29.优先编码器的编码信号是彼此排挤的，不答应多个编码信号一起有用。
30.通用阵列逻辑(GAL)器材是一种可用电擦除的,可是不可以重复编程的高速PLD
31.十进制数（9）10比十六进制数（9）16小。
32.在一个8位的存储单元中，可以存储的最大无符号整数（256）10。
33.多谐振动器的输出信号的周期与阻容元件的参数成正比。
34.将模仿量变换为数字量的设备称为A/D变换器
35.ADC的首要技术目标有分辩率、量化差错、线性度偏移差错
36.施密特触发器的正向阈值电压必定大于负向阈值电压。
37.ispEXPERT能进行逻辑优化，将逻辑映射到器材中去，但不能自动完结布局与布线并生成编程所需求的熔丝图文件
38.单积分型ADC，输入的模仿电压被直接变换成数字代码，不通过任何中心变量
39.单稳态电路在触发信号效果下，可从暂稳态进入稳态
40.RAM的典型结构由地址译码、存储矩阵和读操控三有些构成 |
|
| Archiver|
熊猫题库
|网站地图
发表于 2023-2-14 17:31:41
