熊猫题库

|设为首页 |收藏本站 |切换到宽版
注册
查看: 62|回复: 0

国开电大《数字电子电路》自测【答案】

[复制链接]

2140

主题

2140

帖子

6500

积分

论坛元老

Rank: 8Rank: 8

积分
6500
发表于 2022-6-27 13:23:10 | 显示全部楼层 |阅读模式
标题为随机抽题 请用CTRL+F来查找试题
数字系统除了输入电路、输出电路、电源和功用单元电路外,必定还包含( )。
在数字系统中,当前应用的干流集成芯片是( )。
模仿信号是来自负天然的改变不接连的信号。( )
数字信号的波形是脉冲波,只要高电平缓低电平。( )
相对模仿系统,数字系统具有安稳性好,牢靠性高,抗搅扰才能强的特色。( )
中心处理器( )由操控器、运算器和只读存储器三有些构成。( )
小数的变换选用( )的方法,直至余数为0,或满意精度停止。
奇偶校验码具有( )功用。
十进制数转二进制数时,整数有些的变换选用除2取余,高位鄙人的方法,将十进制数不断除以2,直至商为0。( )
反码的符号位用0表明正数,1表明负数,数值的各位为原码的各位取反。( )
由原码求补码时,数值的各位取反加一。( )
8421码是一种二—十进制码,又称BCD码。( )
图1-1所示符号是( )符号。图1-1 题1-3-5图
只需决议某一事情的条件中有一个具有,这一事情就不会发作。这个逻辑运算关系是( )。
图1-2所示开关电路的逻辑关系是( )。
输入不一样时,输出必定为0;输入一样时,输出能够为0。这个逻辑运算关系是( )。
表达式不是与或非逻辑运算关系仅有的方式。( )
异或逻辑关系是当输入有1时输出为0,输入有0时输出为1。( )
任何一个富含某一变量的等式中,一切呈现该变量的方位都能够用同一个逻辑函数替代,而等式依然建立。( )
任何一个逻辑表达式,假如将式中一切“·”换成“+”,“+”换成“·”,“0”换成“1”,“1”换成“0”,变量坚持不变,所得到的表达式即是原函数的反函数。( )
逻辑图表明了逻辑与器材的对应关系,( )。
在运用代数化简法进行逻辑函数化简时,可使用( )消去AB。
用卡诺图化简法化简逻辑函数时,( )的最小项必定不能兼并。
逻辑表达式的长处是方式简略、书写便利,便于运算和演化。( )
一个断定的逻辑函数关系对应的真值表是仅有的。( )
在数字电路的剖析中,一般是依据功用先列出真值表,再变换成逻辑表达式及逻辑图。( )
恣意一组变量取值中,只要一个最小项的值为0,其他最小项的值均为1。( )
运用卡诺图化简逻辑函数时,束缚项能够恣意取值。( )
开关二极管的注册时刻ton( )关断时刻toff。
当输入电压且时,三极管开关电路中管子处在( )状况。
二极管的管压降 U D有必要小于0V才干进入截止状况。( )
三极管的信号传递存在时刻推迟,三极管的饱满程度越深,康复时刻越长。( )
BJT三极管是电压操控型器材,而MOS管是电流操控型器材。( )
从器材的输出特性曲线图也能看到,增强型NMOS管的敞开电压UTN不为0。( )
输入高电平、输出低电平常,反相器负载电流为( )。
CMOS传输门之所以能够双向输入,是由于( )。
TTL与非门的输入级由一个多发射极三极管构成,使输入端完成“与非”的功用。( )
OC门具有可完成“线与”、衔接负载灵敏的特色,但负载需求独自设置电源。( )
与高、低电平输出状况相同,TTL三态门的高组态也是由逻辑信号输入端操控的。( )
CMOS电路的抗电离幅射才能强,但抗静电才能很差。( )
与CMOS电路比较,TTL电路具有( )特色。
与TTL同类门比较,CMOS电路的扇出系数( )。
TTL商品中,当前具有种类完全、报价低价特色的干流商品系列是( )。
与74系列TTL引脚兼容、电平兼容的CMOS商品系列是( )。
数字电路设备的军用级规范是可以在-40~85℃下安稳正常工作。( )
TTL电路的规范低电平、规范高电平缓阈值电压别离为0.4V、2.4V和1.4V。( )
TTL输入端空置为高电平,CMOS输入端不能空置。( )
集成电路芯片CC4066CP的类型称号中末位两个字母CP,别离代表该芯片是CMOS电路和双列直插封装。( )
组合逻辑电路的输出状况与当时的输入信号和电路本来的状况有关。
组合逻辑电路的输入输出逻辑关系断定后,电路结构也就断定了。
列写逻辑表达式并化简,是组合逻辑电路的剖析与设计过程中一起的要害过程。
在实践电路设计中,除逻辑正确外,还要统筹完成电路功用的经济性、牢靠性、便利性和可保护性。
组合逻辑电路在结构上。
下列三个逻辑电路框图中,( )是译码器。
图3-2-14 多位数值对比器( )图3-2-14 多位数值对比器
编码器只要一路输入信号有用,输出信号为代表该路信号的编码,译码器的输出代表了输入端的编码信息。
在优先编码器功用表这,输入值为“×”表明该输入端不管何值对编码成果均无影响。
数据挑选器的电路特色是一路输入、多路输出,数据分配器则是多路输入、一路输出。
多位数值对比器在对比两个多位数的巨细时,遵从先低位对比后高位的对比准则,只要在低位持平时,才需求对比高位。
编码器输入使能端S:的意义是( )。
下列三个逻辑电路框图中,( )是译码器。
CMOS结构的组合逻辑越来越多被选用,是由于CMOS电路耗电量低。
在组合电路中,信号经因传输路径不一样形成的竞赛,电路输出必定会发作刹那间错误表象。
用输出端接电容的方法消除冒险,仅合适对信号波形要求不高或工作频率较低的场合。
若系统中既稀有字电路也有模仿电路,打印电路板应别离设置接地线再兼并接地。
下列选项( ),不是组合逻辑电路消除竞赛与冒险的方法。
数字集成电路应防止运用锰锌电池供电,其缘由是( )
束缚条件RS=0的意义是( )
下图所示触发器是( )。
时序逻辑电路当时的输出状况不只取决于即时的输入信号,还与电路本来的状况有关。( )
在CP信号效果下,触发器将从一种状况翻转到另一种状况,并坚持状况不变。( )
钟控RS触发器添加同步时钟脉冲,可以有用防止一个时钟周期输入改变屡次形成的系统逻辑错误。( )
JK触发器的两个输出端为互补关系,所以没有束缚条件。( )
数字系统若因主从型触发器的抗搅扰才能达不到工作要求,可改用边缘型触发器。( )
保持堵塞型D触发器归于主从型触发器。( )
下图所示计数器是( )
从下图所示计数器的状况变换图看,该计数器
锁存器的使能操控LE为低电平常,输出状况为高组态。( )
移位存放器能够串联输入、串行输出,也能够串行输入、并联输出。( )
二进制异步计数器相对同步计算机电路,电路结构杂乱简略但工作速度较快。( )
二进制异步计数器能够作为分频器运用。( )
剖析同步时序电路时,首要大概( )
设计时序逻辑电路时,首要应由给定的逻辑功用要求( )。
下图所示电路可以完成( )计数。
图所示电路可以完成( )计数。
下图所示电路可以完成( )计数。
四位双向移位存放器74LS194的输入端一起为0、1、Ф时,输出 ,阐明该电路完成了( )功用。
同步计数器74LS163选用同步置0方法,只要在CP脉冲上升沿才干完结置0。( )
运用一片同步计数器74161/74163,能够完成M=24计数。( )
异步计数器74LS290具有同步置0和置9功用。( )
四位单向移位存放器74LS195和四位双向移位存放器74LS194都具有异步置0和并行送数。( )
脉冲上升时刻即是( )所需求的时刻。
脉冲波是一种连续的、继续时刻极短的、俄然发作的电信号。( )
脉冲前沿与脉冲后沿间的时刻距离即是脉冲波的重复周期T。( )
占空比 q 等于脉冲宽度tW与重复周期 T 的比值。( )
当 τ = RC 满足小时,在输入脉冲的上升沿,微分电路的输出为( )。
单稳态触发器的暂稳态时刻 tW 的巨细与 RC 常数的关系是( ).
图5-1所示特性施密特电路的为( ).
RC积分电路时刻常数τ 满足小时,输出电压随时刻呈正比关系。( )
单稳态触发器的触发脉冲较窄,触发器进入暂稳态的时刻 tW 较长。( )
单稳态触发器若选用CMOS门电路构成,为确保稳态时门2输入低电平,电阻 R 有必要小于某一数值。( )
施密特触发器归于“电平触发”型电路,不依靠于边缘峻峭的脉冲。( )
石英晶体振动器的频率安稳度很高,可到达( )
下列三个逻辑电路框图中,( )是译码器。
多谐振动器电路是无稳态电路,若R1=R2,C1=C2,则T= 2tW =1.4RC。( )
环形振动器不只电路简略,频率也对比安稳。( )
题图所示555守时器电路中,( )是单稳态触发器。
555守时器电路中 VCO 到地间衔接一个大电容,是起( )效果的。
当前盛行的555守时器商品中,7555和7556是BJT的,555和556是CMOS的。( )
CMOS的555守时器电源规模更宽,但输出级的带负载才能较低。( )
若模仿参阅量为R,则输出数字量D和输入模仿量A之间的关系为( )。
关于取样坚持电路,只需充电时刻常数( )取样信号S( )的继续时刻tw,输出信号uO就能盯梢输入信号uI的改变。
量化单位mmin不可以能为无量小,由此带来的量化差错不能被消除。( )
A/D变换器的二进制位数越多,能分辩的最小模仿量越小,A/D变换器的分辩率也就越高。( )
变换速率等于每秒变换的次数,所以它与变换时刻是倒数关系。( )
关于一个n位D/A变换器,可输出模仿量的最大值等于2nVREF。( )
双积分型A/D变换器的特色是( )
电阻型D/A变换器中,解码网络所用的阻值规模较大,即使分辩率较高时集成电阻也能较好地确保变换精度。( )
MAX5013是一个高速D/A变换器,它的最高工作速率能到达100MHZ。( )
并行对比型A/D变换器是一切ADC中变换速率最高的,可用于视频变换。( )
逐次对比型A/D变换器的特色是电路对比简略,但速度较慢。( )
动态存储器DRAM具有( )的特色。
只读存储器ROM正常工作状况下只能从中读取数据,不能随时修正。( )
静态存储器SRAM集成度高;动态存储器DRAM存取速度快。( )
Flash Memory是一种可以疾速擦写的E2PROM,首要用于优盘等存储设备中。( )
存储容量是指存储器可以存储( )。
闪存像RAM相同以字节为单位改写数据。( )
存取时刻是指存储器完结一次“读”或“写”操作阅历的时刻。( )
存储器位拓展的方法是,将各芯片地址线、片选CS、读/写操控线并联在一同,数据线别离引出。( )
在PLD的根本结构中,( )构成了PLD的主体。
题图所示PLD衔接方法是( )。
一个数字系统除了计划设计和输入电路外,其他功用都可用编程软件自动完结。( )
LA是与编程、或固定器材。( )
CPLD和FPGA都具有输入/输出单元、二维逻辑块阵列和用于衔接逻辑块的互连资源。( )
FPGA选用EEPROM存储技术,可重复编程,系统掉电后,数据不会丢掉。( )
FPGA器材富含丰厚的触发器资源,易于完成时序逻辑功用;CPLD的与或阵列结构,适合完成较大规划的组合逻辑功用。( )
相对FPGA而言,CPLD更易于大规划集成,集成度可达千万门以上。( )。
回复

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则